大数据的飞速发展为人类的生产生活带来了极大的便利，同时也对信息存储和处理的操作速度及能效提出了前所未有的高要求。但传统电子材料和器件的性能却难以适应其未来发展。比如，目前大规模商用非易失信息存储器件中，磁盘面临写入电流高（~107 A/cm2）、能耗大以及写入速度慢（仅ms量级）的瓶颈问题；而闪存则耐久差（擦写寿命仅~105次）、写入速度也仅μs量级，远落后于CPU的单次操作速度（<1 ns）。另外，因为当前计算机系统采用信息存储单元和处理单元相分离的架构，数据不可避免的需要在存-算单元间转移，带来了难以降低的额外时间和能量损耗，被称为“冯·诺依曼瓶颈”。
为了解决上述问题，人们研发了多种具有超快速度、非易失信息存储功能的忆阻器，并由此构建人工突触器件，致力于实现存算一体的神经网络计算系统，用于解决冯·诺依曼瓶颈问题。其中，铁电隧道结忆阻器展现了快速、低能耗的原理优势，其高性能在外延的钙钛矿铁电隧道结中获得了实验验证。但是，钙钛矿铁电隧道结的CMOS兼容性差，而具有优异硅基兼容特性的氧化铪基铁电隧道结由于其高矫顽场、粗糙的多晶薄膜界面、半导体底电极分压等原因，操作电压、速度等存储性能都远落后于钙钛矿铁电隧道结。而且，已报道铁电隧道结还存在读取电流低（0.1 V下小于2 A/cm2）的问题，不利于快速信息读取。因此，获得硅基可兼容、综合性能优异的铁电隧道结成为了推动该技术向应用发展的关键。
近日，中国科学技术大学研究团队在Advanced Materials发表了题为“Silicon-compatible ferroelectric tunnel junctions with a SiO2/Hf0.5Zr0.5O2 composite barrier as low-voltage and ultra-high-speed memristors”的研究论文。针对氧化铪基铁电隧道结中操作电压、写入速度、开关比、读取电流等相互关联甚至互相制约的关键性能参数，实施了多种材料和器件设计方案。比如，不使用更易于获得平整界面的半导体衬底作为底电极，而选择构建双导电电极以降低半导体界面分压，并使用仅~2 nm的超薄铁电势垒，降低操作电压的同时也增大了器件的开态读取电流；为了获得可观的开关比，通过引入氧化硅插层构建“介电/铁电”复合势垒结构，提高了铁电隧道结的不对称性，实现了高开关比；通过实施合理的电极表面处理和调整生长、退火过程，实现了优质的异质界面。成功实现了硅基铁电隧道结中最快的写入速度（5 V下0.5 ns，比已报道硅基铁电隧道结快2个量级）、低操作电压（10 ns下1.5 V，相似速度下铁电隧道结中最低的操作电压）、低写入电流（1.3×104 A/cm2，比磁、相变等忆阻器低2-3个量级）、8个分立阻态、大读取电流（0.1 V下88 A/cm2，比已报道铁电隧道结高2个量级），优秀的翻转耐久特性~107等综合性能的优化。并实现了高线性（非线性度小于1）、高稳定（周期随机~3%）、多电导态（128个）的长时程增强/抑制突触功能，从而仿真构建了高在线图像识别的神经网络计算系统。充分展示了氧化铪基铁电隧道结器件作为高性能非易失存储和存算一体原型器件的应用潜力。
相关成果以“Silicon-compatible ferroelectric tunnel junctions with a SiO2/Hf0.5Zr0.5O2 composite barrier as low-voltage and ultra-high-speed memristors”为题在线发表在《先进材料》(Adv. Mater.)上。王贺为论文第一作者，是我系殷月伟教授的博士生。该项研究得到了国家自然科学基金、科技部国家重点研发计划等的资助。